Music is my life

1. 메모리 맵 구성
  - control 레지스터
  - state 레지스터
  - read 레지스터
  - write 레지스터
  - 메모리 ( 48bits * 32)
  - 메모리 ( 48bits * 32)
  - 메모리 (8bits * 2560 )
  - 메모리 (8bits * 2560 )
   
2. 버스 인터페이스 설계
   - 103개의 I/O
   - 16bit 데이터
   - 20bit 어드레스

3. 레지스터 파일 설계
  - MAC 의 I/O 에서 메모리 I/O 제외

4. 어드레스 디코더 설계
  - 20bit 어드레스를 이용해서 메모리와 레지스터 접근

5. 4가지 시나리오에 대한 테스트 벡터 작성
 
6. FPGA와 ARM 을 이용한 에뮬레이션

7. 컨퍼런스 논문

8. PHY 와 연동을 위한 Tx 인터페이스 변경

경고 : 아래의 지식은 논리적인 근거도 없고 100% 사실이라고 장담할 수 없으니 맹신에 대한 책임은 저에게 없습니다. 아래의 잡지식은 직간접적인 경험을 통해서 얻은 지식이므로 논리적인 근거를 찾지 못한것이 많습니다.

1. pin 이 stuck at GND 로 가는 경고가 발생하면 해당 pin 들은 값이 변하지 않는 bit 가 있다는 것이다.
   FPGA 에서 동작할때 노이즈가 타면 그 값이 변할 수 있으므로 가급적이면 설계를 할때에는 valid bit 만으
  로 크기를 제한 해서 위의 경고도 없애고 잘못된 값으로인한 오류도 막자.

2. undifned clock 이라는 경고가 발생하면 clock 전용의 pad 를 사용하지 않은것으로 이것은 FPGA 칩이 clock 전용의 pad를 제공하지 않는것이다. FPGA 를 조은걸 쓰면 된다?

3. output pin 의 capacitance 가 0pF 이다.
  출력 pad 에 capacitor 가 없어서 안정적인 전압을 사용할 수 없다. 이럴경우 노이즈가 탈수 있고 그때에는 값이 제대로 안나올수도 있다. 해결책은 좋은 FPGA 를 사용하면 된다.?

4. FPGA 도 extension 도 결국은 물리적으로 전기신호를 통해서 값이 전달 된다. 따라서 노이즈에 약하다. 특히 이종간의 보드를 연결한 경우 ( ARM + FPGA ) 확장핀을 통해서 반드시 logic analyzer 등을 이용해서 그 값이 제대로 전달되고 있는지를 확인해야 한다. 설계를 정확하게 해도 이런 부분에서 오류가 발생하면 찾기가 쉽지 않다.


오늘 하루종일 이문제로 삽질을 하니까 답답하다... 간접적인 경험을 통해서 해결했지만... 스스로 이런 문제들을 찾아서 해결하려면 얼마나 고수가 되어야 하는거지?

숙련된 엔지니어가 되어야 겠다.....


위 문제들에 대한 제 답이 틀릴 수 있습니다. 정확한 답변을 달아 주시는 분께는 정말 감사하게 생각 하겠습니다.

IEEE (Institute of Electrical and Electronics Engineers)
HDL (Hardware Description Language)
FPGAs (Field Programmable Gate Arrays)
ASICs (Application Specific Integrated Circuits)