LAB 실에 들어가고 처음으로 한 일은 세미나 준비였다. LAB 실 내부 세미나 였지만 학부생의 참여도 있었다. 나 역시 아직은 학부생이고 ㅎㅎ
Verilog 세미나 였는데 나름 시간을 가지고 준비했고, 열심히 세미나를 했다.
괘한 뿌듯함에 자료를 올린다 ㅋ
Verilog 세미나 였는데 나름 시간을 가지고 준비했고, 열심히 세미나를 했다.
괘한 뿌듯함에 자료를 올린다 ㅋ
Verilog_ch1-5.ppt'설계' 카테고리의 다른 글
| [VLSI] CMOS transistor 를 이용한 Logic gates 설계 (0) | 2006/10/04 |
|---|---|
| very long word multiplication (0) | 2006/08/17 |
| LAB 실에서 처음으로 만들어본 세미나 자료 (3) | 2006/07/19 |
| [IT-SOC] ARM 개발환경 및 임베디드 프로그래밍 (1) | 2006/07/11 |
| 전공관련 용어 정리 (0) | 2006/07/07 |
| Address Fowarding Module - 연구실에서 한 작업. (0) | 2006/07/07 |
TAG verilog HDL
